【導(dǎo)讀】該封裝安裝在低電導(dǎo)率測試板上，根據(jù) JEDEC 標準，該測試板的尺寸為 76.2 mm x 76.2 mm。包相對居中。總共準備了兩個低電導(dǎo)率板用于測量。這些測試板由 FR-4 材料制成，銅跡線厚度符合低電導(dǎo)率板的 JEDEC 標準。所有板上都使用了經(jīng)過測試的“良好”設(shè)備。所有熱阻測量數(shù)據(jù)列于圖 2 中。
LED 和檢測器 IC 的熱阻測量
圖 1 顯示了組件框圖。這是一種具有兩個熱源的多芯片封裝，應(yīng)用線性疊加理論考慮相鄰芯片對一個芯片的加熱影響。這里，首先加熱一個芯片，并在達到熱平衡后記錄所有芯片的溫度。然后，加熱另一個芯片并記錄所有芯片溫度。有了已知的環(huán)境溫度、芯片結(jié)溫和功耗，就可以計算出熱阻。熱阻計算可以用矩陣形式表示。對于我們有兩個熱源的情況，這會產(chǎn)生一個 2 x 2 矩陣。
SO5測量單位示意圖
熱阻測量數(shù)據(jù)
測量數(shù)據(jù)
該封裝安裝在低電導(dǎo)率測試板上，根據(jù) JEDEC 標準，該測試板的尺寸為 76.2 mm x 76.2 mm。包相對居中。總共準備了兩個低電導(dǎo)率板用于測量。這些測試板由 FR-4 材料制成，銅跡線厚度符合低電導(dǎo)率板的 JEDEC 標準。所有板上都使用了經(jīng)過測試的“良好”設(shè)備。所有熱阻測量數(shù)據(jù)列于圖 2 中。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
SiC優(yōu)勢、應(yīng)用及加速向脫碳方向發(fā)展
在 15 至 33 GHz 應(yīng)用中使用 VMMK－3313
