增益由外部電阻器RG的值來(lái)設(shè)定。要使用這類(lèi)器件創(chuàng)建PGIA,只需切換RG的值即可。這種切換通常使用模擬開(kāi)關(guān)或多路復(fù)用器來(lái)完成。但是,模擬開(kāi)關(guān)的一些非理想行為讓這項(xiàng)任務(wù)變得復(fù)雜,例如:
開(kāi)關(guān)導(dǎo)通電阻(RON)標(biāo)稱(chēng)值及其變化會(huì)造成較大的增益誤差。
由于需要的開(kāi)關(guān)RON值較低,高增益值可能無(wú)法實(shí)現(xiàn)。
開(kāi)關(guān)非線(xiàn)性會(huì)引起信號(hào)失真。這是因?yàn)樾盘?hào)電流直接流過(guò)RON,因此其值隨電壓的任何變化都會(huì)引起失真。
創(chuàng)新架構(gòu)搞定增益難題
全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商ADI對(duì)此推出了LT6372系列產(chǎn)品,具有極高的輸入阻抗,可以與傳感器或類(lèi)似信號(hào)輸入接口,并提供大增益(LT6372-1)或低衰減(LT6372-0.2)而不會(huì)引起負(fù)載效應(yīng),同時(shí)其低失真和低噪聲可確保精確轉(zhuǎn)換而不會(huì)降低性能,支持16位和更低分辨率ADC以高達(dá)150 kSPS的速率運(yùn)行。
如圖2所示,因?yàn)镽G,F和RG,S引腳是單獨(dú)引出的,在這個(gè)原理圖中,惠斯登電橋(由R5至R8組成)產(chǎn)生的信號(hào)被放大,提供4個(gè)可能的增益值,用戶(hù)可根據(jù)選擇的SW1開(kāi)關(guān)位置進(jìn)行選擇。利用 LT6372 系列引腳排列,我們可以創(chuàng)建一個(gè)PGIA以通過(guò)改變RF/RG比來(lái)獲得所需的增益值。
圖2. LT6372-1 PGIA電橋接口,提供四種增益設(shè)置。
此外,作為增益誤差源的U1、U2模擬開(kāi)關(guān)RON被降至最低,因?yàn)樗梢耘c輸入級(jí)反相端口及其反饋電阻串聯(lián)。這樣配置之后,RON只占內(nèi)部12.1 kΩ反饋電阻總量的一小部分,因此對(duì)增益誤差和漂移幾乎沒(méi)有影響。同樣,由于RON值只占總反饋電阻的一小部分,其值隨電壓的變化幾乎不會(huì)產(chǎn)生影響,因此開(kāi)關(guān)非線(xiàn)性引起的失真可降至最低。此外,此器件的輸入級(jí)由電流反饋放大器(CFA)架構(gòu)組成,與傳統(tǒng)的電壓反饋放大器相比,它本身在增益變化時(shí)所允許的帶寬或速度變化較小。上述所有這些因素綜合在一起,讓我們能夠使用低成本外部模擬開(kāi)關(guān),創(chuàng)建具有精密增益步進(jìn)的精密PGIA。
圖3所示為PGIA的簡(jiǎn)化圖,展示了梯形電阻的不同抽頭(由總共8個(gè)模擬開(kāi)關(guān)實(shí)現(xiàn),每次短接2個(gè)來(lái)設(shè)置增益)如何配置電路。在此圖中,兩個(gè)開(kāi)關(guān)組由四種可能的增益值之一來(lái)描述;–RG,S和+RG,S引腳短接至RF3/RF4結(jié)。
圖3. LT6372-1的框圖,以及PGIA的簡(jiǎn)化外部連接(未顯示增益開(kāi)關(guān))。
分離基準(zhǔn)與內(nèi)置輸出箝位配置
對(duì)于大多數(shù)ADC而言,REF2與ADC VREF電壓相連才能確保ADC模擬輸入中間電平為VREF/2。然而許多被選作ADC驅(qū)動(dòng)器的放大器需使用額外的基準(zhǔn)電壓源和其他外部電路才能將信號(hào)直接有效地平移到ADC FS電壓范圍內(nèi),這在一定程度上增加了設(shè)計(jì)的成本與復(fù)雜性。而LT6372系列采用分離基準(zhǔn)配置(在圖4中顯示為分開(kāi)的RF1和RF2引腳),簡(jiǎn)化了放大器輸出到ADC輸入范圍中心的電平轉(zhuǎn)換。
圖片
圖4. LT6372分離基準(zhǔn)電壓用于將信號(hào)移至ADC模擬輸入信號(hào)范圍內(nèi)
不僅如此,LT6372系列還內(nèi)置輸出箝位(CLHI和CLLO)確保ADC的敏感輸入不會(huì)受到正向或負(fù)向瞬變的破壞或可能的損害。該系列支持無(wú)失真的輸出擺幅達(dá)到箝位電壓,并能夠快速響應(yīng)和恢復(fù),從而在可能的瞬變觸發(fā)任一箝位之后保護(hù)ADC并使之迅速恢復(fù)正常工作。