【導讀】運放同相和反相端輸入電壓超過運放共模輸入電壓的范圍，就會導致輸出電壓異常，達不到預期電路的設計范圍。關于運放的兩個輸入引腳有輸入擺幅限制，只要是由于輸入極的設計導致的。
運放同相和反相端輸入電壓超過運放共模輸入電壓的范圍，就會導致輸出電壓異常，達不到預期電路的設計范圍。關于運放的兩個輸入引腳有輸入擺幅限制，只要是由于輸入極的設計導致的。運放的輸入極基本是CMOS，BJT和FET三種基本拓撲結構組成的，下面用CMOS輸入極的拓撲結構來做說明，參考資料來自MICROCHIP的AN722A的應用文章，會作為附件上傳，圖示是一個NMOS輸入極，一共用到了四個MOS管。但是其中給出內部示例圖還有錯誤，所以網絡的資料也不能完全相信，需要自己做爭取的判斷。圖中Q3和Q4作為鏡像電流源，給Q1和Q2的差分對管提供直流靜態工作點的電流。但是原圖把Q3的GS短接到一起，這種連接的方式明顯是錯誤的，應該是Q3的GD連接，讓VGS=VDS，讓Q3管始終工作在飽和區。
說到了飽和區，就有了判定條件的。圖中四個MOS管都需要工作在飽和區，才能實現信號的放大。單個MOS管的本征放大倍數A=gm*ro，接入不同的外圍電路，可以實現不同的放大倍數。
按照AN-00722A中表述，對于這個差分輸入對，輸入共模電壓的范圍將被限制在負電源電壓附近，在這種情況下，輸入端的電壓最高可高于正電源軌的十分之幾伏，但最低只能降低到高于負電源軌的1.2V處，用不等式表示如下：
Vss+1.2＜Vcom＜Vcc+0.3
其中Vss表示負電源軌，Vcc表示正電源軌，高于正電源軌的十分之幾伏定義為0.3V；
但是在應用手冊中沒有對這個過程做解釋說明，后來查了一些資料，對這個過程有了理解，所以分享到大家。
從電路可知，還有一個電流源I1，可以理解為一個簡單的constant current（也可以是cascode current），就是一個MOS管工作的飽和區的模式，那么可以定義1點和Vss之間的電壓V1-Vss=0.3V，也就是constant current的漏極和源極之間的壓降是0.3V。
隨后定義Q1到Q4四個MOS管工作在飽和區Vgs≥0.9V(Vgs(th)), 即Vgs-Vgs(th)≥0 這個根據不同半導體廠家的定義會不同，但是0.9的設計是可以實現的。
由于Q3的柵極和漏極連接到一起，定義Vgs3=Vds3=0.6V，至此所有已知條件都有了，可以進行計算。
對于Q1要保證可以開啟，所以柵源極電壓至少要大于0.9V，
Vgs1=Vin-V1≥0.0V
Vin-(0.3+Vss)≥0.9V
Vin≥Vss+1.2
對于Q1不僅要開啟還要工作在飽和區，所以Vds1≥Vgs1-Vgs(th)
Vgs1=Vin-(0.3+Vss)
Vgs(th)=0.9V
Vd1=Vcc-Vds3
Vs1=0.3+Vs
Vds1=Vcc-0.6-(0.3+Vs)
將以上所有式子聯立可得到
Vin≤Vcc+0.3
根據以上求得的所有關系式，就可以得到輸入共模電壓的范圍：Vss+1.2＜Vcom＜Vcc+0.3這個和資料上給出的是完全一致的。
既然有NMOS輸入極，那就肯定有PMOS輸入極，無非就是NMOS和PMOS進行調換的，如下圖所示：
有了上面求解的過程，過于PMOS的輸入共模電壓范圍就不做詳細分析，可以直接拿出結論，對于Q1需要工作在飽和區，因此就有：
Vcc-0.3-(VCC+0.6)≥Vcc-0.3-Vin-0.9
Vin≥Vcc-0.3
對于Q1需要先正常開啟，因此就有
Vcc+0.3-Vin≥0.9
Vin≤Vcc-1.2
整合以上的式子，就可以得到PMOS輸入共模電壓范圍：Vcc-0.3≤Vin≤Vcc-1.2
和手冊上提到的，輸入端無法在器件離開線性區之前比正電源電壓高幾百個毫伏以上的結論是想吻合的。
從推導結果看來，無論是NMOS輸入極還是PMOS輸入極，都不是軌對軌的運放。但在我們實際應用中，很多運算放大器都是軌對軌，這個時候就是PMOS和NMOS的組合管輸入極，畢竟從結果看來，NMOS輸入極是正電源軌輸出，PMOS是負電源軌輸出。采用組合管輸入極，可以有效的講P管和N管的優點結合起來，就能保證正負電源軌同時輸出。示意圖如下圖所示：
電路看起來比較復雜，實際就是兩個輸入極的疊加組合?，F在知道了工作原理，以后和運放的內部框圖，就能看出運放是不是軌對軌輸出了。但是這種形式的輸入極還是有一些不好的地方，比如失調電壓的范圍比較寬。從TI給出的仿真結果來看，對于OPA703這個運放，盡管是軌對軌輸出，但是失調電壓的動態范圍受到共模輸入電壓的影響，動態變化很大，實際使用的時候回受到很多制約的。
所以在此基礎上，就需要對P管和N管互補輸入極的電路進行改進，半導體公司就設計出了0偏移的MOS管軌對軌技術，有效改善了失調電壓變化范圍大的問題。所以在設計電路的時候，要根據系統的設計需求，選擇合適爭取的運放，即使都是軌對軌運放，性能還是有很大的不同。只要性能參數選擇爭取，才能滿足電路的要求。
確實有很多資料介紹了運放共模輸入電壓限制的結論，但是對這個過程沒做說明，這個帖子對這個過程做了一定的解釋和說明，感興趣的一起討論哈！
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯系小編進行侵刪。
